

METHOD FOR GROWING GROUP III-V COMPOUND SEMICONDUCTOR AND MANUFACTURE OF SEMICONDUCTOR LIGHT EMITTING DEVICE USING THE METHOD

Patent Number: JP2000012976
Publication date: 2000-01-14
Inventor(s): KURODA NAOTAKA; SUNAKAWA HARUO; SASAOKA CHIAKI
Applicant(s):: NEC CORP
Requested Patent: ☐ JP2000012976 (JP00012976)
Application Number: JP19980176098 19980623
Priority Number(s):
IPC Classification: H01S5/30 ; H01L21/20 ; H01L33/00
EC Classification:
Equivalents: JP3196833B2

Abstract

PROBLEM TO BE SOLVED: To provide a method of epitaxial growing by which very flat surface morphology can be obtained even in a III-V family semiconductor thick film, which is hetero-epitaxially grown on a hybrid substrate with different lattice constant and thermal expansion coefficient.
SOLUTION: A selective growth region is set through the use of a mask 13 on a substrate 11 having off-orientation of about 0.3 deg. or more. A group III-V compound semiconductor exhibiting a lattice constant and a thermal expansion coefficient different from those of the substrate 11 is formed with facet construction in the region and the facet construction is grown, while it is embedded with the mask 13 to obtain a group III-V compound semiconductor film exhibiting extremely good planarity. Also, a semiconductor lamination including double-hetero joint is formed on the group III-V compound semiconductor film to obtain a light emitting device exhibiting very few crystal defects and a long device service life.

Data supplied from the esp@cenet database - I2

(19) 日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11) 特許出願公開番号

特開2000-12976

(P2000-12976A)

(43) 公開日 平成12年1月14日 (2000.1.14)

(51) Int.Cl.⁷

識別記号

F I

テマコード* (参考)

H 0 1 S 5/30

H 0 1 S 3/18

5 F 0 4 1

H 0 1 L 21/20

H 0 1 L 21/20

5 F 0 5 2

33/00

33/00

C 5 F 0 7 3

審査請求 有 請求項の数12 O L (全 11 頁)

(21) 出願番号 特願平10-176098

(22) 出願日 平成10年6月23日 (1998.6.23)

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 黒田 尚孝

東京都港区芝五丁目7番1号 日本電気株式会社社内

(72) 発明者 砂川 晴夫

東京都港区芝五丁目7番1号 日本電気株式会社社内

(74) 代理人 100070219

弁理士 若林 忠 (外4名)


最終頁に続く

(54) 【発明の名称】 I I I - V 族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法

(57) 【要約】

【課題】 本発明の目的は、格子定数や熱膨張係数が異なる異種基板上にヘテロエピタキシャル成長した I I I - V 族化合物半導体厚膜においても非常に平坦な表面モロロジーが得られるエピタキシャル成長方法を提供することにある。

【解決手段】 0. 3° 以上のオフオリエンテーションを有する基板の上に、マスクを用いて選択成長領域を設け、この領域に前記基板と格子定数または熱膨張係数の異なる I I I - V 族化合物半導体をファセット構造を形成しながら、さらにはマスクとともにこのファセット構造を埋め込みながら成長させることにより、非常に平坦性の良い I I I - V 族化合物半導体膜が得られる。また、この I I I - V 族化合物半導体膜の上にダブルヘテロ接合を含む半導体積層構造を形成することにより、結晶欠陥が非常に少なく、素子寿命の長い発光素子が得られる。



【特許請求の範囲】

【請求項1】 基板上にパターンニングしたマスクを用いて選択成長領域を形成する第1の工程と、前記選択成長領域に前記基板と格子定数または熱膨張係数の異なるⅢⅠⅠ-V族化合物半導体をファセット構造を形成しながら成長させる第2の工程と、前記ⅢⅠⅠ-V族化合物半導体をさらに成長させ、前記マスクと前記選択成長領域に形成したファセット構造を埋め込み、表面を平坦化させる第3の工程とを含むⅢⅠⅠ-V族化合物半導体の成長方法であって、前記基板が、 0.3° 以上のオフオリエンテーションを有する基板であることを特徴とするⅢⅠⅠ-V族化合物半導体の成長方法。

【請求項2】 基板上にパターンニングしたマスクを用いて選択成長領域を形成する第1の工程と、前記選択成長領域に前記基板と格子定数または熱膨張係数の異なるⅢⅠⅠ-V族化合物半導体をファセット構造を形成しながら成長させる第2の工程と、前記ⅢⅠⅠ-V族化合物半導体をさらに成長させ、前記マスクと前記選択成長領域に形成したファセット構造を埋め込み、表面を平坦化させる第3の工程と、平坦化させた表面の上に、さらに前記第2の工程と前記第3の工程を少なくとも1回繰り返す工程とを含むⅢⅠⅠ-V族化合物半導体の成長方法であって、前記基板が、 0.3° 以上のオフオリエンテーションを有する基板であることを特徴とするⅢⅠⅠ-V族化合物半導体の成長方法。

【請求項3】 基板上に半導体層を形成する第1の工程と、この半導体層上にパターンニングしたマスクを用いて選択成長領域を形成する第2の工程と、前記選択成長領域に前記基板と格子定数または熱膨張係数の異なるⅢⅠⅠ-V族化合物半導体をファセット構造を形成しながら成長させる第3の工程と、前記ⅢⅠⅠ-V族化合物半導体をさらに成長させ、前記マスクと前記選択成長領域に形成したファセット構造を埋め込み、表面を平坦化させる第4の工程とを含むⅢⅠⅠ-V族化合物半導体の成長方法であって、前記基板が、 0.3° 以上のオフオリエンテーションを有する基板であることを特徴とするⅢⅠⅠ-V族化合物半導体の成長方法。

【請求項4】 基板上に半導体層を形成する第1の工程と、この半導体層上にパターンニングしたマスクを用いて選択成長領域を形成する第2の工程と、前記選択成長領域に前記基板と格子定数または熱膨張係数の異なるⅢⅠⅠ-V族化合物半導体をファセット構造を形成しながら成長させる第3の工程と、前記ⅢⅠⅠ-V族化合物半導体をさらに成長させ、前記マスクと前記選択成長領域に形成したファセット構造を埋め込み、表面を平坦化させる第4の工程と、平坦化させた表面の上に、さらに前記第3の工程と次いで前記第4の工程を少なくとも1回繰り返す工程とを含むⅢⅠⅠ-V族化合物半導体の成長方法であって、前記基板が、 0.3° 以上のオフオリエンテーションを有する基板であることを特徴とするⅢⅠⅠ

-V族化合物半導体の成長方法。

【請求項5】 前記基板上の半導体層が、前記選択成長領域に成長させるⅢⅠⅠ-V族化合物半導体と同一のⅢⅠⅠ-V族化合物半導体を用いて形成した半導体層であるか、または格子定数または熱膨張係数の少なくとも一方が近いⅢⅠⅠ-V族化合物半導体を用いて形成した半導体層であることを特徴とする請求項3または4記載のⅢⅠⅠ-V族化合物半導体の成長方法。

【請求項6】 前記基板が、 Al_2O_3 、 SiC 、 MgAl_2O_4 、 ZnO 、 LiGaO_2 からなる群より選ばれた材料からなる基板であることを特徴とする請求項1～5のいずれかに記載のⅢⅠⅠ-V族化合物半導体の成長方法。

【請求項7】 前記ⅢⅠⅠ-V族化合物半導体が、 GaN 系半導体であることを特徴とする請求項1～6のいずれかに記載のⅢⅠⅠ-V族化合物半導体の成長方法。

【請求項8】 前記ファセット構造の側壁が $\{1-100\}$ 面であることを特徴とする請求項1～7のいずれかに記載のⅢⅠⅠ-V族化合物半導体の成長方法。

【請求項9】 前記選択成長領域が、ストライプ形状、矩形形状、丸状、または多角形状の選択成長領域である請求項1～8のいずれかに記載のⅢⅠⅠ-V族化合物半導体の成長方法。

【請求項10】 前記選択成長領域が、ストライプ状の選択成長領域であって、ストライプ方向が $\langle 11-20 \rangle$ 方向または $\langle 1-100 \rangle$ 方向であることを特徴とする請求項1～9のいずれかに記載のⅢⅠⅠ-V族化合物半導体の成長方法。

【請求項11】 発光層を含む活性領域が、前記活性領域よりも大きなバンドギャップを有しかつ小さな屈折率を有する半導体層で挟まれたダブルヘテロ接合構造を含む半導体積層構造を有する半導体発光素子の製造方法であって、請求項1～10のいずれかに記載のⅢⅠⅠ-V族化合物半導体の成長方法によってⅢⅠⅠ-V族化合物半導体層を形成し、次いで該ⅢⅠⅠ-V族化合物半導体層上に前記ダブルヘテロ接合構造を含む半導体積層構造を形成することを特徴とする半導体発光素子の製造方法。

【請求項12】 前記半導体積層構造及び前記ⅢⅠⅠ-V族化合物半導体層が GaN 系半導体であることを特徴とする請求項11に記載の半導体発光素子の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は化合物半導体結晶のエピタキシャル成長方法に関し、特に格子定数や熱膨張係数が異なる基板上にⅢⅠⅠ-V族化合物半導体結晶をエピタキシャル成長させる方法及び前記ⅢⅠⅠ-V族化合物半導体結晶を用いた半導体発光素子の製造方法に関する。

【0002】

【従来の技術】GaN系化合物半導体はその禁制帯幅が大きく直接遷移型のバンド構造を有することから、青から紫外での発光素子用材料や耐環境用素子材料として期待されており研究開発が盛んに行われている。このようなGaN系化合物半導体を用いた短波長半導体発光素子においては、成長するエピタキシャル層と同じ物質のバルク結晶を用いることが望ましいが、GaNのような結晶では窒素の解離圧が高いことによりバルク結晶の作製が非常に困難であった。

【0003】したがって、これまでは例えばサファイアなどが基板として用いられていた。しかしながらサファイアのような異種基板上にヘテロエピタキシャル成長を行うとAlGaInN混晶との大きな格子定数差や熱膨張係数差のため基板とAlGaInN混晶との界面において 10^8cm^{-2} 以上の多数の結晶欠陥が導入されることが知られている。このような高密度の欠陥をもった化合物半導体結晶を用いた発光素子においては結晶欠陥が素子寿命を短くすることが懸念される。そこでエピタキシャル成長によって異種基板上に形成した厚膜結晶を基板として用いることが提案されている。

【0004】このような手法としてジャパニーズ・ジャーナル・オブ・アプライド・フィジックス第32巻（1993年）第1528-1533頁にあるような異種基板上にヘテロエピタキシャル成長した厚膜GaNの成長がある。さらに本発明者らは、本発明の特許出願時点では未公開技術である特願平09-005231において、選択成長を用い、かつ選択成長マスクを埋め込んで平坦化することで異種基板上にIII-V族化合物半導体膜を形成する方法を提案している。この方法を用いた場合には、格子定数や熱膨張係数が異なる異種基板上に厚膜をエピタキシャル成長させてもクラックが入りにくく、かつ格子欠陥密度も大幅に低減できることを示した。

【0005】

【発明が解決しようとする課題】特に、選択成長マスクを埋め込んで平坦化することで異種基板上にIII-V族化合物半導体膜を形成する方法は、クラックが入りにくく、かつ格子欠陥密度も大幅に低減できるといった利点があるが、例えばこのような方法を用いて形成した厚膜GaN層においてはその表面にマクロな凹凸があり、さらに改善が要望されている。

【0006】この理由としては、このようなマクロな凹凸のある基板上に半導体発光素子を形成すると、電極プロセス工程時に密着性が悪くなり電極が剥がれやすくなったり、素子特性がばらついたりするため、素子の歩留まりが悪いといった問題が生じる場合があるからである。

【0007】本発明の目的は、格子定数や熱膨張係数が異なる異種基板上にヘテロエピタキシャル成長したIII-V族化合物半導体厚膜においても非常に平坦な表面

モロロジーが得られるエピタキシャル成長方法を提供することにある。

【0008】

【課題を解決するための手段】本発明は、基板上の半導体層にパターニングしたマスクを用いて選択成長領域を形成する第1の工程と、前記選択成長領域に前記基板と格子定数または熱膨張係数の異なるIII-V族化合物半導体をファセット構造を形成しながら成長させる第2の工程と、前記III-V族化合物半導体をさらに成長させ、前記マスクと前記選択成長領域に形成したファセット構造を埋め込み、表面を平坦化させる第3の工程とを含むIII-V族化合物半導体の成長方法であって、前記基板が、 0.3° 以上のオフオリエンテーションを有する基板であることを特徴とするIII-V族化合物半導体の成長方法に関する。

【0009】さらに本発明は、基板上にパターニングしたマスクを用いて選択成長領域を形成する第1の工程と、前記選択成長領域に前記基板と格子定数または熱膨張係数の異なるIII-V族化合物半導体をファセット構造を形成しながら成長させる第2の工程と、前記III-V族化合物半導体をさらに成長させ、前記マスクと前記選択成長領域に形成したファセット構造を埋め込み、表面を平坦化させる第3の工程と、平坦化させた表面の上に、さらに前記第2の工程と前記第3の工程を少なくとも1回繰り返す工程とを含むIII-V族化合物半導体の成長方法であって、前記基板が、 0.3° 以上のオフオリエンテーションを有する基板であることを特徴とするIII-V族化合物半導体の成長方法に関する。

【0010】さらに本発明は、基板上に半導体層を形成する第1の工程と、この半導体層上にパターニングしたマスクを用いて選択成長領域を形成する第2の工程と、前記選択成長領域に前記基板と格子定数または熱膨張係数の異なるIII-V族化合物半導体をファセット構造を形成しながら成長させる第3の工程と、前記III-V族化合物半導体をさらに成長させ、前記マスクと前記選択成長領域に形成したファセット構造を埋め込み、表面を平坦化させる第4の工程とを含むIII-V族化合物半導体の成長方法であって、前記基板が、 0.3° 以上のオフオリエンテーションを有する基板であることを特徴とするIII-V族化合物半導体の成長方法に関する。

【0011】さらに本発明は、基板上に半導体層を形成する第1の工程と、この半導体層上にパターニングしたマスクを用いて選択成長領域を形成する第2の工程と、前記選択成長領域に前記基板と格子定数または熱膨張係数の異なるIII-V族化合物半導体をファセット構造を形成しながら成長させる第3の工程と、前記III-V族化合物半導体をさらに成長させ、前記マスクと前記選択成長領域に形成したファセット構造を埋め込み、表

面を平坦化させる第4の工程と、平坦化させた表面の上に、さらに前記第3の工程と次いで前記第4の工程を少なくとも1回繰り返す工程とを含むIII-V族化合物半導体の成長方法であって、前記基板が、 0.3° 以上のオフオリエンテーションを有する基板であることを特徴とするIII-V族化合物半導体の成長方法に関する。

【0012】さらに本発明は、発光層を含む活性領域が、前記活性領域よりも大きなバンドギャップを有しかつ小さな屈折率を有する半導体層で挟まれたダブルヘテロ接合構造を含む半導体積層構造を有する半導体発光素子の製造方法であって、上記のIII-V族化合物半導体の成長方法によってIII-V族化合物半導体層を形成し、次いで該III-V族化合物半導体層上に前記ダブルヘテロ接合構造を含む半導体積層構造を形成することを特徴とする半導体発光素子の製造方法に関する。

【0013】本発明においては、面方位の傾いた、具体的には 0.3° 以上のオフオリエンテーションを有する基板を用いることが特徴である。さらにこの基板上に基板と格子定数または熱膨張係数の異なるIII-V族化合物半導体半導体層を形成し、この半導体層の上にパターンニングしたマスクを用いて選択成長領域を形成する。この選択成長領域にファセット構造を形成させながら、III-V族化合物半導体を成長させ、最終的には、形成したファセット構造と選択成長領域を形成するためのマスクをとともに埋め込みながらさらにIII-V族化合物半導体を成長させることにより、驚くべきことに、結晶表面に凹凸のない非常に平坦なIII-V族化合物半導体膜を形成できることを発見し、本発明に到った。

【0014】また、上記製造方法により形成した非常に平坦なIII-V族化合物半導体膜の上にダブルヘテロ接合を含む半導体積層構造を形成することにより、結晶欠陥が非常に少なく、素子寿命の長い発光素子を製造することが可能である。

【0015】

【実施例】本発明の実施例について、図面を示しながら、詳細に説明する。

【0016】（実施例1）本発明の第1の実施例について図1を参照して説明する。本実施例では基板として $<11-20>$ 方向に 5° のオフオリエンテーションを有する（0001）面サファイア（ Al_2O_3 ）基板11を用い、この上に有機金属気相成長法（MOVPE）により $1\mu m$ 程度の膜厚のGaN膜12を形成した。GaN膜12の形成には分子線エピタキシー法（MBE）または、有機金属分子線エピタキシー法（MOMBE）などMOVPE以外の成長方法を用いても良い。

【0017】このGaN膜表面に SiO_2 膜13を形成し、フォトリソグラフィ法とウェットエッチングによりマスク13をストライプ状に形成した。これによりストライプ状の選択成長領域14が形成される。このマ

スク及び選択成長領域の幅はそれぞれ $5\mu m$ 及び $2\mu m$ 幅とした。ストライプ方向は $<11-20>$ 方向とした。

【0018】選択成長領域でのIII-V族化合物半導体の成長では、III族原料にガリウム（Ga）と塩化水素（HCl）の反応生成物である塩化ガリウム（GaCl）とV族原料にアンモニア（ NH_3 ）ガスを用いるハイドライドVPE法を用いた。

【0019】基板を成長装置内に設置した後、水素雰囲気中で $650^\circ C$ から NH_3 を流しながら基板温度を $1050^\circ C$ まで昇温する。その後GaClを供給することでGaN膜15を成長させた。この時の成長条件は、GaCl流量 $20 sccm$ 、 NH_3 流量 $1.0 slm$ 、水素キャリア流量 $3 slm$ とした。この条件でGaNは、成長初期にファセット構造を形成しながら成長した。さらに、同一条件下で5時間成長させることにより、隣接する選択成長領域から成長するファセット構造が合体し、お互いを埋め合う形でさらに成長し、最終的には平坦化した約 $200\mu m$ のGaN膜15を得た。

【0020】このGaN膜は基板として $<11-20>$ 方向に 5° のオフオリエンテーションを有する（0001）面サファイア（ Al_2O_3 ）を用いた結果、表面の平坦性が良好で高品質なIII-V族化合物半導体膜を得た。

【0021】一方、（0001）ジャスト基板を用いた以外は、全く上記条件と同じ条件でIII-V族化合物半導体膜を形成した場合、表面にマクロな凹凸が形成された。

【0022】本実施例で成長したGaN膜は表面が極めて平坦であるため、この上に形成した半導体レーザ、発光ダイオード、FET、HBTなどが歩留まり良く得られる。さらにこのGaN膜は結晶欠陥も非常に少ないためこれらのデバイス特性は優れたものとなる。

【0023】またサファイア基板11を研磨などによって除去することでGaN膜15を基板として用いることもできる。

【0024】本実施例ではGaN厚膜のエピタキシャル成長にハイドライドVPE法を用いたが、有機金属気相成長法（MOVPE）を用いても同様な効果が得られる。本実施例ではキャリアガスとして水素を用いたが、窒素、アルゴン、ヘリウムなどの不活性ガスを用いても良く、またこれらの混合ガスを用いても良い。

【0025】本実施例では基板として Al_2O_3 を用いたが、 SiC 、 ZnO 、 $LiGaO_2$ 、 $MgAl_2O_4$ 等を用いても同様な効果が得られる。また面方位として（0001）面（C面）を用いたが、（ $11-20$ ）面（A面）、（ $10-10$ ）面（M面）、（ $1-102$ ）面（R面）など他の面方位を用いても良い。

【0026】 Al_2O_3 基板11上に半導体層として $1\mu m$ のGaN膜をあらかじめ形成したが、厚みについては、マクロな凹凸がでない範囲の厚みで形成することが

でき、例えば10 μ m程度以下の厚みの半導体層の形成が可能である。また、半導体層を形成せずに、基板11上に直接マスクを形成しても良い。

【0027】さらに、本実施例では、基板11上に形成する半導体層として、選択成長領域に成長させるIII-V族化合物半導体と同一のIII-V族化合物半導体を用いたが、この成長させる半導体と格子定数または熱膨張係数の少なくとも一方が近い異種のIII-V族化合物半導体を形成することもできる。例えば、本実施例の選択成長領域に成長させるIII-V族化合物半導体がGaNの場合、ZnOまたはSiC等を用いることができる。

【0028】本実施例ではマスク14としてSiO₂を用いたが、SiNなど、選択成長用のマスクとして用いられるものであれば他の材料でも良い。

【0029】またマスク及び選択成長領域の幅としてそれぞれ5 μ m、2 μ mを用いたが、マスクを埋め込むことができればいくらであっても同様の効果が得られる。

【0030】さらにマスクストライプを<11-20>方向に形成したが、ファセットが形成されれば、これと垂直の<1-100>方向でもよく、これらの方向から傾けた角度であっても結晶成長の条件により選択成長領域にファセット構造を形成することが出来る。

【0031】また、選択成長領域は、貫通転移低減を目的の1つとしており、選択成長領域が形成されていれば目的を達成できる。例えば、代表的な形状として、ストライプ形状、矩形状、丸状、または三角形、四角形、五角形等の多角形状でもよい。なおマスクストライプの形状も含めて、ファセット構造が形成される結晶成長の条件は材料によってそれぞれ異なり、適宜選択することができる。

【0032】本実施例ではオフオリエンテーションの角度（以下オフアングル）として5°の基板を用いたが、少なくとも0.3°以上の基板であれば良い。

【0033】本実施例では、オフアングルの方向を規定するサファイア基板（0001）面内の方向について、<11-20>方向としたが、<1-100>方向でも良く、さらに同一面内でこれらの方向の間の方向であっても良い。

【0034】本実施例ではGaNのエピタキシャル成長について述べたが、InGaN膜、AlGaN膜、InN膜、AlN膜、InGaAlN膜などのGaN系半導体を用いてエピタキシャル成長しても同様の効果が得られる。さらに成長するIII-V族化合物半導体に不純物を添加しても同様の効果が得られる。

【0035】（実施例2）本発明の第2の実施例について図2を参照して説明する。本実施例では基板として<11-20>方向に5°のオフオリエンテーションを有する（0001）面炭化珪素（ α -SiC）基板21を用い、この上に有機金属気相成長法（MOVPE）によ

り1 μ m程度の膜厚のAl_{0.1}Ga_{0.9}N膜22を形成した。Al_{0.1}Ga_{0.9}N膜22の形成には分子線エピタキシー法（MBE）或いは有機金属分子線エピタキシー法（MOMBE）などMOVPE以外の成長方法を用いても良い。

【0036】このAl_{0.1}Ga_{0.9}N膜22表面にSiO₂膜23を形成し、フォトリソグラフィ法とウエットエッチングによりマスク23をストライプ状に形成した。これによりストライプ状の選択成長領域24が形成される。このマスク及び選択成長領域の幅はそれぞれ5 μ m及び2 μ m幅とした。ストライプ方向は<11-20>方向とした。

【0037】選択成長領域でのIII-V族化合物半導体の成長では、III族原料にガリウム（Ga）と塩化水素（HCl）の反応生成物である塩化ガリウム（GaCl）とV族原料にアンモニア（NH₃）ガスを用いるハイドライドVPE法を用いた。

【0038】基板を成長装置内に設置した後、水素雰囲気中で650℃からNH₃を流しながら基板温度を1050℃まで昇温する。その後GaClを供給することでGaN膜25を成長させた。この時の成長条件はGaCl流量20sccm、NH₃流量1.0slm、水素キャリア流量3.0slmとした。この条件でGaNは、成長初期にファセット構造を形成しながら成長した。さらに同一条件下で5時間成長させることにより、隣接する選択成長領域から成長するファセット構造が合体し、お互いを埋め合う形でさらに成長し、最終的には平坦化した約200 μ mのGaN膜25を得た。

【0039】このGaN厚膜は基板として<11-20>方向に5°のオフオリエンテーションを有する（0001）面 α -SiCを用いた結果、表面の平坦性が良好で高品質なIII-V族化合物半導体膜を得た。

【0040】一方、（0001）ジャスト基板を用いた以外は、全く上記条件と同じ条件でIII-V族化合物半導体膜を形成した場合、表面にマクロな凹凸が形成された。

【0041】本実施例で成長したGaN膜は表面が極めて平坦であるため、この上に形成した半導体レーザ、発光ダイオード、FET、HBTなどが歩留まり良く得られる。さらにこのGaN膜は結晶欠陥も非常に少ないためこれらのデバイス特性は優れたものとなる。

【0042】またSiC基板21を研磨などによって除去することでGaN膜25を基板として用いることもできる。

【0043】本実施例ではGaN厚膜のエピタキシャル成長にハイドライドVPE法を用いたが、有機金属気相成長法（MOVPE）を用いても同様な効果が得られる。

【0044】本実施例ではキャリアガスとして水素を用いたが、窒素、アルゴン、ヘリウムなどの不活性ガスを

用いても良く、またこれらの混合ガスを用いても良い。

【0045】本実施例では基板としてSiCを用いたが、ZnO、LiGaO₂、MgAl₂O₄等を用いても同様な効果が得られる。また面方位として(0001)面(C面)を用いたが、(11-20)面(A面)、(10-10)面(M面)、(1-102)面(R面)など他の面方位を用いても良い。

【0046】さらにα-SiC基板21上にAl_{0.1}Ga_{0.9}N膜22をあらかじめ形成したが、Al_xGa_{1-x}N(0<X≤1)の一般式で表されるAlを含む化合物であればどの組成でも同様の効果が得られる。このAl_xGa_{1-x}N層の厚みについては、マクロな凹凸がでない範囲の厚みで形成することができ、例えば10μm程度以下の厚みの半導体層の形成が可能である。また基板21上に直接マスクを形成しても良い。

【0047】本実施例ではマスク23としてSiO₂を用いたが、SiNなど、選択成長用マスクとして用いられるものであれば他の材料でも良い。

【0048】またマスク及び選択成長領域の幅としてそれぞれ5μm、2μmを用いたが、マスクを埋め込むことができればいくらであっても同様の効果が得られる。

【0049】さらにマスクストライプを<11-20>方向に形成したが、ファセットが形成されれば、これと垂直の<1-100>方向でもよく、これらの方向から傾けた角度であっても結晶成長の条件により選択成長領域にファセット構造を形成することが出来る。

【0050】また、選択成長領域の形状や、結晶成長の条件については、実施例1と同様に、適宜選択することができる。この条件により、ファセット構造の面方位も変化し、例えば図3では、断面形状が台形状のファセット構造ができていることを模式的に示している。

【0051】本実施例では、オフアングルとして5°の基板を用いたが、少なくとも0.3°以上の基板であれば良い。

【0052】本実施例では、オフアングルの方向を規定するα-SiC基板(0001)面内の方向について、<11-20>方向としたが、<1-100>方向でも良く、さらに同一面内でこれらの方向の間の方向であっても良い。

【0053】本実施例ではGaNのエピタキシャル成長について述べたが、InGaN膜、AlGaN膜、InN膜、AlN膜、InGaAlN膜などのGaN系半導体を用いてエピタキシャル成長しても同様の効果が得られる。さらに成長するIII-V族化合物半導体に不純物を添加しても同様の効果が得られる。

【0054】(実施例3)本発明の第3の実施例について図3を参照して説明する。本実施例では基板として<1-100>方向に2°のオフオリエンテーションを有する(0001)面サファイア(Al₂O₃)基板31を用いた。このAl₂O₃基板表面にSiO₂膜32を形成

し、フォトリソグラフィ法とウェットエッチングによりマスクをストライプ状に形成した。これによりストライプ状の選択成長領域33が形成される。このマスク及び選択成長領域の幅はそれぞれ5μm及び2μm幅とした。ストライプ方向は<1-100>方向とした。この選択成長領域の形状や、以下の結晶成長の条件については、実施例1と同様に適宜選択することができる。

【0055】選択成長領域でのIII-V族化合物半導体の成長では、III族原料にガリウム(Ga)と塩化水素(HCl)の反応生成物である塩化ガリウム(GaCl)とV族原料にアンモニア(NH₃)ガスを用いるハイドライドVPE法を用いた。

【0056】基板を成長装置内に設置した後、650℃からNH₃を流しながら1050℃まで昇温した。まず1050℃で基板のクリーニングを10分間行った後、500℃でHCl流量1sccm、NH₃流量1.0slm、水素キャリア流量3slmで20nmのGaNバッファ層34を形成した。その後基板温度を1050℃に上げ、GaN膜35を成長させた。この時の成長条件は、GaCl流量20sccm、NH₃流量1.0slm、水素キャリア流量3slmとした。この条件でGaNは、成長初期にはファセット構造を形成しながら成長した。さらに、同一条件下で5時間成長させることにより、隣接する選択成長領域から成長するファセット構造が合体し、お互いを埋め合う形でさらに成長して、最終的には平坦化した約200μmのGaN膜35を得た。

【0057】このGaN厚膜は基板として<11-20>方向に2°のオフオリエンテーションを有する(0001)面サファイア(Al₂O₃)を用いた結果、表面の平坦性が良好で高品質なIII-V族化合物半導体膜を得た。

【0058】一方、面方位の傾きのない、(0001)ジャスト基板を用いた以外は、全く上記条件と同じ条件でIII-V族化合物半導体膜を形成したが、表面にマクロな凹凸が形成された。

【0059】本実施例で成長したGaN膜は表面が極めて平坦であるため、この上に形成した半導体レーザ、発光ダイオード、FET、HBTなどが歩留まり良く得られる。さらにこのGaN膜は結晶欠陥も非常に少ないためこれらのデバイス特性は優れたものとなる。

【0060】またサファイア基板31を研磨などによって除去することでGaN膜35を基板として用いることもできる。

【0061】本実施例ではGaN膜のエピタキシャル成長にハイドライドVPE法を用いたが、有機金属気相成長法(MOVPE)を用いても同様な効果が得られる。

【0062】本実施例ではキャリアガスとして水素を用いたが、窒素、アルゴン、ヘリウムなどの不活性ガスを用いても良く、またこれらの混合ガスを用いても良い。

【0063】本実施例では基板としてAl₂O₃を用いた

が、 SiC 、 ZnO 、 LiGaO_2 、 MgAl_2O_4 等を用いても同様な効果が得られる。また面方位として(0001)面(C面)を用いたが、(11-20)面(A面)、(10-10)面(M面)、(1-102)面(R面)など他の面方位を用いても良い。

【0064】本実施例ではマスク34として SiO_2 を用いたが、 SiN など、選択成長用マスクとして用いられるものであれば他の材料でも良い。

【0065】またマスク及び選択成長領域の幅としてそれぞれ $5\mu\text{m}$ 、 $2\mu\text{m}$ を用いたが、マスクを埋め込むことができればいくらであっても同様の効果が得られる。さらにマスクストライプを<1-100>方向に形成したが、ファセットが形成されれば、これと垂直の<11-20>方向でもよく、これらの方向から傾けた角度であっても結晶成長の条件により選択成長領域にファセット構造を形成することが出来る。

【0066】本実施例では、オフアングルとして 2° の基板を用いたが、少なくとも 0.3° 以上の基板であれば良い。

【0067】本実施例では、オフアングルの方向を規定するサファイア基板(0001)面内の方向について、<1-100>方向としたが、<11-20>方向でも良く、さらに同一面内でこれらの方向の間の方向であっても良い。

【0068】本実施例では GaN のエピタキシャル成長について述べたが、 InGaN 膜、 AlGaN 膜、 InN 膜、 AlN 膜、 InGaAlN 膜などの GaN 系半導体を用いてエピタキシャル成長しても同様の効果が得られる。さらに成長するIII-V族化合物半導体に不純物を添加しても同様の効果が得られる。

【0069】(実施例4)本発明の第4の実施例について図4を参照して説明する。本実施例では基板として<11-20>方向に 10° のオフオリエンテーションを有する(0001)面サファイア(Al_2O_3)基板41を用い、この上に有機金属気相成長法(MOVPE)により $1\mu\text{m}$ 程度の膜厚の GaN 膜42を形成した。 GaN 膜42の形成には分子線エピタキシー法(MBE)或いは有機金属分子線エピタキシー法(MOMBE)などMOVPE以外の成長方法を用いても良い。

【0070】この GaN 膜表面に SiO_2 膜を形成し、フォトリソグラフィ法とウェットエッチングにより第1のマスク43をストライプ状に形成した。これによりストライプ状の第1の選択成長領域44が形成される。この選択成長領域の形状については、実施例1と同様に適宜選択できる。マスク及び選択成長領域のストライプ幅はそれぞれ $5\mu\text{m}$ 及び $2\mu\text{m}$ とした。ストライプ方向は<11-20>方向とした。

【0071】選択成長領域でのIII-V族化合物半導体の成長では、III族原料にガリウム(Ga)と塩化水素(HCl)の反応生成物である塩化ガリウム(Ga

Cl)とV族原料にアンモニア(NH_3)ガスを用いるハイドライドVPE法を用いた。

【0072】基板を成長装置内に設置した後、水素雰囲気中で 650°C から NH_3 を流しながら基板温度を 1050°C まで昇温した。その後 GaCl を供給することで GaN 膜45を成長させた。この時の成長条件は、 GaCl 流量 20 sccm 、 NH_3 流量 1.0 slm 、水素キャリア流量 3 slm とした。この条件で GaN は、ファセット構造を形成しながら成長した。この条件で2時間成長させることにより約 $80\mu\text{m}$ の第1の GaN 膜45を得た。

【0073】次に、第1の GaN 膜45上に再び SiO_2 膜を形成し、第2のマスク46と第2の選択成長領域47を形成する。マスク及び選択成長領域の幅はそれぞれ $5\mu\text{m}$ 、 $2\mu\text{m}$ としストライプ方向は<11-20>方向とした。この時の第2のマスクの方向は<1-100>方向でももちろん良く、またこれらの方向から傾けた方向でも良い。更に第1のマスクとの位置関係も任意に設定すれば良い。即ち第1のマスク上に第2のマスクを形成しても良いし、これを平行移動して第1の選択成長領域上に第2のマスクを形成しても良い。また第1のマスクと第1の選択成長領域の両方の上にのるように第2のマスクを形成しても良い。また選択成長領域の形状については、実施例1と同様に適宜選択できる。

【0074】この上に再び上記成長工程と同一の成長工程を経て第2の GaN 層48を約 $150\mu\text{m}$ 成長させた。第1、第2の GaN 膜の結晶成長条件については、ファセット構造が形成される条件を適宜選択できる。また、 GaN がさらに多層化された場合も同様である。

【0075】このような2段階の選択成長の場合にも基板として<11-20>方向に 10° のオフオリエンテーションを有する(0001)面サファイア(Al_2O_3)を用いたため表面の平坦性は良好で高品質なものであった。一方、(0001)ジャスト基板を用いた場合は表面にマクロな凹凸が形成された。

【0076】ここでは2段階の選択成長について述べたが、上記工程を何回繰り返しても良い。上記工程を繰り返すことにより欠陥密度はより低減されていくためより高品質な GaN 膜が得られる。

【0077】本実施例で成長した GaN 膜は表面が極めて平坦であるため、この上に形成した半導体レーザ、発光ダイオード、FET、HBTなどが歩留まり良く得られる。さらにこの GaN 膜は結晶欠陥も非常に少ないためこれらのデバイス特性は優れたものとなる。

【0078】またサファイア基板41を研磨などによって除去することで GaN 膜48を基板として用いることもできる。

【0079】本実施例では GaN 厚膜のエピタキシャル成長にハイドライドVPE法を用いたが、有機金属気相成長法(MOVPE)を用いても同様な効果が得られ

る。

【0080】本実施例ではキャリアガスとして水素を用いたが、窒素、アルゴン、ヘリウムなどの不活性ガスを用いても良く、またこれらの混合ガスを用いても良い。

【0081】本実施例では基板として Al_2O_3 を用いたが、 SiC 、 ZnO 、 LiGaO_2 、 MgAl_2O_4 等を用いても同様な効果が得られる。また面方位として(001)面(C面)を用いたが、(11-20)面(A面)、(10-10)面(M面)、(1-102)面(R面)など他の面方位を用いても良い。

【0082】さらに Al_2O_3 基板41上に GaN 膜をあらかじめ形成したが、基板41上に直接マスクを形成しても良い。

【0083】本実施例ではマスク43、46として SiO_2 を用いたがこれに限られるものではなく、実施例1と同様に SiN など他の材料でも良い。またマスク及び選択成長領域の幅としてそれぞれ $5\mu\text{m}$ 、 $2\mu\text{m}$ を用いたが、マスクを埋め込むことができればいくらであっても同様の効果が得られる。さらにマスクストライプを<11-20>方向に形成したが、ファセットが形成されれば、これと垂直の<1-100>方向でもよく、これらの方向から傾けた角度であっても結晶成長の条件により選択成長領域にファセット構造を形成することが出来る。なおファセット構造が形成される結晶成長の条件は材料によってそれぞれ異なる。

【0084】本実施例ではオフアングルとして 10° のものを用いたが、 0.3° 以上であれば良く、オフアングルの方向についても<11-20>方向としたが、<1-100>でも良く、実施例1と同様に、さらにこれらの方向から傾けた方向であっても良い。

【0085】本実施例では GaN のエピタキシャル成長について述べたが、 InGaIn 膜、 AlGaIn 膜、 InN 膜、 AlN 膜、 InGaAlIn 膜などの GaN 系半導体を用いてエピタキシャル成長しても同様の効果が得られる。さらに成長するIII-V族化合物半導体に不純物を添加しても同様の効果が得られる。

【0086】(第5の実施例)本発明の第5の実施例について図5を参照して説明する。本実施例では基板として<11-20>方向に 15° のオフオリエンテーションを有する(0001)面サファイア(Al_2O_3)基板51を用い、この上に有機金属気相成長法(MOVPE)により $1\mu\text{m}$ 程度の膜厚の GaN 膜52を形成した。 GaN 膜52の形成には分子線エピタキシー法(MBE)或いは有機金属分子線エピタキシー法(MOMB E)などMOVPE以外の成長方法を用いても良い。この GaN 膜表面に SiO_2 膜53を形成し、フォトリソグラフィ法とウェットエッチングによりマスク53をストライプ状に形成した。これによりストライプ状の選択成長領域54が形成される。このマスク及び選択成長領域の幅はそれぞれ $5\mu\text{m}$ 、 $2\mu\text{m}$ とした。ストライプ

方向は<11-20>方向とした。

【0087】選択成長領域での3-5足化合物半導体の成長では、III族原料にガリウム(Ga)と塩化水素(HCl)の反応生成物である塩化ガリウム(GaCl)とV族原料にアンモニア(NH_3)ガスを用いるハイドライドVPE法を用いた。

【0088】基板を成長装置内に設置した後、水素雰囲気中で 650°C から NH_3 を流しながら基板温度を 1050°C まで昇温する。その後 GaCl を供給することで GaN 膜25を成長させた。この時の成長条件は、 GaCl 流量 20 sccm 、 NH_3 流量 1.0 slm 、水素キャリア流量 3 slm とした。この条件で5時間成長させることにより約 $200\mu\text{m}$ の GaN 膜55を得た。

【0089】次にこの基板を反応管から取り出し、引き続いて有機金属気相成長装置の反応管に設置した。水素雰囲気中で 650°C から NH_3 を流しながら昇温し、基板温度を 1050°C に設定した。続いてキャリア濃度 $2\times 10^{18}\text{ cm}^{-3}$ の Si ドープ GaN コンタクト層(n型)56、 $2\times 10^{18}\text{ cm}^{-3}$ の Si ドープ AlGaIn クラッド層(n型)57、 $5\times 10^{17}\text{ cm}^{-3}$ の Si ドープ GaN 光ガイド層(n型)58を形成した。次に基板温度を 750°C に設定し、アンドープまたは Si を $1\times 10^{18}\text{ cm}^{-3}$ ドープした InGaIn ウエル及びアンドープまたは Si を $1\times 10^{18}\text{ cm}^{-3}$ ドープした、ウエルよりも In 組成の少ない InGaIn バリアからなる5周期の多重量子井戸活性層59を形成した。次に再び基板温度を 1050°C に設定し、キャリア濃度 $5\times 10^{17}\text{ cm}^{-3}$ の Mg ドープ GaN 光ガイド層(p型)60、 $1\times 10^{17}\text{ cm}^{-3}$ の Mg ドープ AlGaIn クラッド層(p型)61、 $1\times 10^{18}\text{ cm}^{-3}$ の Mg ドープ GaN コンタクト層(p型)62を順次成長した。

【0090】本実施例において、活性層59とp型 GaN 光ガイド層70の間に活性層や光ガイド層よりもバンドギャップの大きな材料 AlGaIn からなる蒸発防止層や電子オーバーフロー防止層を挟み込んでも良い。また、p型 GaN コンタクト層の上にさらに高濃度のp型不純物を含む $p^+-\text{GaN}$ コンタクト層を形成しても良い。

【0091】本実施例においては有機金属気相成長法でIII族原料にはトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMI)を用い、V族原料にはアンモニア(NH_3)を用い、ドーパントにはシラン(SiH_4)及びビスシクロペンタジエニルマグネシウム($(\text{C}_5\text{H}_5)_2\text{Mg}$)を用いたが、これらの原料ガスは必ずしもこれらに限らず、例えばトリエチルガリウム(TEG)、トリエチルインジウム(TEI)、トリエチルアルミニウム(TEA)、トリメチルアミンアラン(TMMA)、ジシラン(Si_2H_6)、ビスエチルシクロペンタジエニルマグネシウム($(\text{C}_2\text{H}_5\text{C}_5\text{H}_4)_2\text{Mg}$)、ビスメチルシクロ

ペンタジエニルマグネシウム ($(\text{CH}_3\text{C}_5\text{H}_4)_2\text{Mg}$) などをを用いてもよい。

【0092】この半導体発光素子は基板として $\langle 11-20 \rangle$ 方向に 15° のオフオリエンテーションを有する(0001)面サファイア(Al_2O_3)を用いたため表面の平坦性が非常に良好でかつ結晶欠陥も非常に少ないため、高性能な半導体発光素子が高い歩留まりで得られた。一方、(0001)ジャスト基板を用いた場合は表面にマクロな凹凸が形成されるため、作製した半導体発光素子の歩留まりは低いものであった。

【0093】本実施例においてはサファイア基板51を研磨やエッチングなどによって除去することでn電極を基板の裏面からとることもできるため、この場合電極プロセス工程が簡略化されさらに高い歩留まりが期待される。

【0094】本実施例ではGa N厚膜のエピタキシャル成長にハイドライドVPE法を用いたが、有機金属気相成長法(MOVPE)、分子線エピタキシャル成長法(MBE)、ガスソースMBE法を用いても同様な効果が得られる。また半導体発光素子構造の成長にはMOVPE法を用いたが、MBE法、ガスソースMBE法、ハイドライドVPE法など他の成長法を用いても良い。

【0095】本実施例ではキャリアガスとして水素を用いたが、窒素、アルゴン、ヘリウムなどの不活性ガスを用いても良く、またこれらの混合ガスを用いても良い。

【0096】本実施例では基板として Al_2O_3 を用いたが、SiC、ZnO、 LiGaO_2 、 MgAl_2O_4 等を用いても同様な効果が得られる。また面方位として(0001)面(C面)を用いたが、(11-20)面(A面)、(10-10)面(M面)、(1-102)面(R面)など他の面方位を用いても良い。

【0097】さらに Al_2O_3 基板51上にGa N膜をあらかじめ形成したが、基板51上に直接マスクを形成しても良い。

【0098】本実施例ではマスク53としてSiO₂を用いたがこれに限られるものではなくSiNなど他の材料でも良い。またマスク及び選択成長領域の幅としてそれぞれ5 μm 、2 μm を用いたが、マスクを埋め込むことができればいくらであっても同様の効果が得られる。さらにマスクストライプを $\langle 11-20 \rangle$ 方向に形成したが、ファセット構造が形成されれば、これと垂直の $\langle 1-100 \rangle$ 方向でもよく、これらの方向から傾けた角度であっても結晶成長の条件により選択成長領域にファセット構造を形成することが出来る。なお選択成長領域の形状を含め、ファセット構造が形成される結晶成長の条件は材料によってそれぞれ異なり適宜選択できる。

【0099】本実施例ではオフアングルの角度として 15° のものをを用いたが、 0.3° 以上であれば良く、オフアングルの方向についても $\langle 11-20 \rangle$ 方向としたが、 $\langle 10-10 \rangle$ 方向でも良く、さらにこれらの方向

から傾けた方向であっても良い。これらは、実施例1と同様である。

【0100】本実施例ではGa N厚膜の上にデバイス構造を積層したが、InGa N膜、AlGa N膜、InN膜、AlN膜、InGaAlN膜などの上にデバイス構造を積層しても同様の効果が得られる。さらにこれらのIII-V族化合物半導体に不純物を添加しても同様の効果が得られる。

【0101】

【発明の効果】以上説明したように、本発明によるIII-V族化合物半導体の成長方法によれば、 0.3° 以上のオフアングルを有する基板を用いることにより、表面平坦性が非常に優れたIII-V族化合物半導体厚膜結晶を成長することができる。また、本発明による結晶を基板として用いれば、この上に歩留まり良く高品質の半導体発光素子などのデバイスを作製することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を説明する工程説明図である。

【図2】本発明の第2の実施例を説明する工程説明図である。

【図3】本発明の第3の実施例を説明する工程説明図である。

【図4】本発明の第4の実施例を説明する工程説明図である。

【図5】本発明の第5の実施例である半導体発光素子の製造方法を説明する工程説明図である。


【符号の説明】

- 11 $\langle 11-20 \rangle$ 方向に 5° のオフオリエンテーションを有する Al_2O_3 (0001)基板
- 12 基板上に予め形成されたGa N膜
- 13 SiO₂膜(SiO₂マスク)
- 14 Ga Nを成長させる選択成長領域
- 15 エピタキシャル成長したGa N膜
- 21 $\langle 11-2 \rangle$ 方向に 5° のオフオリエンテーションを有する α -SiC(0001)基板
- 22 基板上に予め形成されたAl_{0.1}Ga_{0.9}N膜
- 23 SiO₂膜(SiO₂マスク)
- 24 Ga Nを成長させる選択成長領域
- 25 エピタキシャル成長したGa N膜
- 31 $\langle 1-100 \rangle$ 方向に 2° のオフオリエンテーションを有する Al_2O_3 (0001)基板
- 32 SiO₂膜(SiO₂マスク)
- 33 Ga Nを成長させる選択成長領域
- 34 Ga Nバッファ層
- 35 エピタキシャル成長したGa N膜
- 41 $\langle 1-100 \rangle$ 方向に 10° のオフオリエンテーションを有する Al_2O_3 (0001)基板
- 42 基板上に予め形成されたGa N膜


43 第1のSiO₂マスク
 44 第1のGa₂Nを成長させる選択成長領域
 45 エピタキシャル成長した第1のGa₂N膜
 46 第2のSiO₂マスク
 47 第2のGa₂Nを成長させる選択成長領域
 48 エピタキシャル成長した第2のGa₂N膜
 51 <1-100>方向に15°のオフオリエンテーションを有するAl₂O₃(0001)基板
 52 基板上に予め形成されたGa₂N膜
 53 SiO₂膜(SiO₂マスク)

54 Ga₂Nを成長させる選択成長領域
 55 エピタキシャル成長したGa₂N膜
 56 n型Ga₂Nコンタクト層
 57 n型AlGa₂Nクラッド層
 58 n型Ga₂N光ガイド層
 59 InGa₂N/InGa₂N多重量子井戸活性層
 60 p型Ga₂N光ガイド層
 61 p型AlGa₂Nクラッド層
 62 p型Ga₂Nコンタクト層


【図1】




【図2】




【図3】



【図 4】



【図 5】



フロントページの続き

(72)発明者 笹岡 千秋
東京都港区芝五丁目 7 番 1 号 日本電気株
式会社内

F ターム (参考) 5F04i AA44 CA04 CA05 CA23 CA34
CA40 CA65 CA67
5F052 CA01 CA08 DA04 DB06 GC01
GC06 GC07 GC10 HA01 JA10
KA01
5F073 AA45 AA74 CA07 CB05 DA05
DA07 EA28